基于FPGA的高速浮点FFT/IFFT处理器设计与实现

doi:10.7523/j.issn.2095-6134.2015.02.016

中国科学院大学学报 ›› 2015, Vol. 32 ›› Issue (2): 259-263.DOI: 10.7523/j.issn.2095-6134.2015.02.016

基于FPGA的高速浮点FFT/IFFT处理器设计与实现

苏斌^1,2, 刘畅¹, 潘志刚¹

1. 中国科学院电子学研究所, 北京 100190;
2. 中国科学院大学, 北京 100049

收稿日期:2014-03-06 修回日期:2014-05-12 发布日期:2015-03-15
通讯作者: 苏斌, subin_iecas@163.com
基金资助:
国家自然科学基金(61100201)资助

Design and implementation of high-speed floating points FFT processor based on FPGA

SU Bin^1,2, LIU Chang¹, PAN Zhigang¹

1. Institute of Electronics, Chinese Academy of Sciences, Beijing 100190, China;
2. University of Chinese Academy of Sciences, Beijing 100049, China

Received:2014-03-06 Revised:2014-05-12 Published:2015-03-15

摘要/Abstract

摘要：

设计一种基于FPGA的改进的并行FFT/IFFT蝶形运算结构.该结构采用按时间抽选的FFT基-2蝶形算法对IEEE单精度浮点数构成的复数进行8路并行处理.利用Xilinx ISE 13.1软件完成FFT/IFFT处理器的设计, 并在Virtex6硬件平台上进行验证.结果表明, 利用这种8路并行结构设计的FFT/IFFT处理器可在合理利用硬件资源的同时提高运算速度及精度.

关键词: FPGA, 单精度浮点, FFT/IFFT, 基-2蝶形算法, 并行结构

Abstract:

An improved parallel FFT/IFFT butterfly structure is presented. The structure, which is based on the decimation-in-time (DIT) Radix-2 algorithm, contains 8 paths in parallel. IEEE single precision floating complex FFT/IFFT processors are designed by using this parallel structure and achieved with Xilinx ISE 13.1 software. Verifications are carried out with Virtex6 FPGA of Xilinx. The results show that the FFT/IFFT processors can make use of the resources reasonably and enhance both the speed and precision of computation.

Key words: FPGA, single precision floating, FFT/IFFT, Radix-2 algorithm, parallel structure

中图分类号:

TN911

苏斌, 刘畅, 潘志刚. 基于FPGA的高速浮点FFT/IFFT处理器设计与实现[J]. 中国科学院大学学报, 2015, 32(2): 259-263.

SU Bin, LIU Chang, PAN Zhigang. Design and implementation of high-speed floating points FFT processor based on FPGA[J]. , 2015, 32(2): 259-263.

参考文献

[1] Patti A, Sezan M, Tekalp A. Super-resolution video reconstruction with arbitrary sampling lattices and nonzero aperture time[J]. IEEE Trans on Image Processing, 1997, 6(8):1 064-1 076.

[2] Sanchez M A, Garrido M, Lopez-Vallejo M, et al. Implementing FFT based digital channelized receivers on FPGA platforms[J]. Aerospace and Electronic Systems, 2008, 44(4):1 567-1 585.

[3] 李伟, 孙进平, 王俊, 等. 一种基于FPGA的超高速32K点FFT处理器[J]. 北京航空航天大学学报, 2007, 33(12): 1 440-1 443.

[4] 荣瑜, 朱恩. 一种高性能FFT蝶形运算单元的设计[J]. 东南大学学报:自然科学版, 2007,37(4):565-568.

[5] 杨靓, 黄巾, 刘红侠, 等. 一种高效的FFT处理器地址快速生成方法[J]. 信号处理, 2004(3): 251-257.

[6] Xilinx Company. LogiCORE IP Floating-Point Operator v5.0 [EB/OL]. America: Xilinx Company, (2011) [2014-02-20]. http://www.xilinx.com/products.

[7] Yang C, Chen H. A efficient design of a real-time FFT architecture based on FPGA [C]//Radar Conference, IET International. 2013:1-5.

[8] 栗旭光, 何国经, 刘江涛. 基于FPGA IP核的FFT实现与改进[J]. 电子科技,2013,26(12):96-100.

[9] DerafshiZH, Frounchi J, Taghipour H. A high speed FPGA implementation of a 1024-point complex FFT processor [C]//Computer and Network Technology, 2010 Second International Conference on. 2010:312-315.

[10] Zhou S, Wang X C, Ji J J, et al. Design and implementation of a 1024-point high-speed FFT processor based on the FPGA [C]//Image and Signal Processing, 2013 6th International Congress on. 2013:1 112-1 116.

[11] 王文芳, 周盛, 王晓春, 等. 1024点高速FFT处理器的FPGA设计与实现[J]. 国际生物医学工程杂志, 2011, 34(4):205-208.

[12] 刘健, 史彩娟, 赵丽莉. 基于FPGA的高速浮点FFT的实现研究[J]. 微型机与应用, 2012,31(14):79-84.

[13] Sun X, Qiu D L, Chen H, et al. An implementation of FFT processor [C]//Radar Conference 2013, IET International. 2013:1-4.

基于FPGA的高速浮点FFT/IFFT处理器设计与实现

Design and implementation of high-speed floating points FFT processor based on FPGA

PDF (PC)

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 11

编辑推荐

Metrics

本文评价

访问统计

联系我们

[1]	叶锡恩, 朱银凤. 一种基于pci_t32的PCI传输卡的设计[J]. 中国科学院大学学报, 2013, 30(5): 688-693.
[2]	王静, 刘忠胜, 丁斌, 向茂生, 韦立登, 孙曦蕊. 基于PCI和FPGA的InSAR基线测量实时采集系统[J]. 中国科学院大学学报, 2013, 30(1): 53-59.
[3]	陈哲, 凃国防, 张灿, 陈德元. 基于FPGA的CCSDS图像数据压缩系统的设计[J]. 中国科学院大学学报, 2011, 28(1): 101-107.
[4]	蔡晓宁, 陈仲林, 董戈, 谢珊英. 数字PID控制器的硬件优化设计[J]. 中国科学院大学学报, 2010, 27(5): 690-694.
[5]	孙涛, 张华春. 基于1553B协议的总线控制器和远程终端的FPGA实现[J]. 中国科学院大学学报, 2010, 27(4): 523-529.
[6]	李海平, 孔祥成. FPGA的UART设计和实现[J]. 中国科学院大学学报, 2010, 27(2): 199-203.
[7]	孙嘉斌, 杨海钢. 一种基于总线结构的扭转型交叉开关矩阵[J]. 中国科学院大学学报, 2010, 27(1): 43-48.
[8]	李欣伟, 张平, 朱磊. 一种基于相位扫描的机载SAR运动补偿算法及实现[J]. 中国科学院大学学报, 2010, 27(1): 70-75.
[9]	袁静, 梁淮宁, 李早社, 禹卫东. 基于中频采样的星载合成孔径雷达的数据处理[J]. 中国科学院大学学报, 2009, 26(4): 497-502.
[10]	李琳郭立白雪飞黄昊. 基于N/8点FFT核的MDCT/IMDCT快速实现方案[J]. 中国科学院大学学报, 2008, 26(6): 810-815.
[11]	叶咏辰; 赵光恒; 苏建. 基于PowerPC处理器硬核的1553B总线远置终端的实现[J]. 中国科学院大学学报, 2006, 23(3): 407-411.