摘要: FFT速度的提高是数字信号处理领域中的核心问题,并行流水计算是实现大规模FFT高速计算的基本技术。在分析了基2时间抽取算法并行计算时输入数据的地址特性后,本文提出了2维SRAM的设计,它突破了并行计算N点FFT时普通SRAM地址非线性变化的瓶颈,达到 个蝶形单元并行流畅读写计算数据的目的,并使得数据地址数量变少,生成简单。本文对一个8×8字单元,每个字16比特的2维SRAM进行设计仿真,可以验证其功能正确。
中图分类号:
王润泽, 王颖, 杨栋毅. 大规模FFT并行计算中2维SRAM的设计[J]. 中国科学院大学学报, 2008, 25(1): 123-128.
Wang Run-ze, Wang Ying, Yang Dong-yi. The Design of a Two-dimension SRAM for Parallel Computing of Large Scale FFT[J]. Journal of University of Chinese Academy of Sciences, 2008, 25(1): 123-128.